购物车
电子行业深度报告：先进封装赋能AI计算，国内龙头加速布局
- 2024-03-06 16:05:47上传人：妖媚**ne
-
Aa 小 中 大
投资要点先进封装本质目的是增加触点连接，以代替制程提升。量子隧穿效应导致先进制程的研发制造成本过高，而良率过低，先进封装技术能够弥补制程提升的困难。先进封装技术的本质为提升连接效率。其中，重布线层技术（RDL）重新布局裸片I/O触点，支持更多、更密引脚，广泛用于晶圆级封装（WLP）；硅通孔技术（TSV）通过将芯
- 1. 先进封装的基本逻辑是增加触点连接，解决摩尔上限
- 1.1. 纳米制程因量子隧穿效应及高成本低良率，提升困难
- 1.2. 封装技术的迭代规律提升本质是提高连接效率
- 1.2.1. 技术难点主要在于精度不足
- 1.2.2. 升级逻辑为增加连接效率、降低制造成本
- 2. 算力需求提升导致先进封装产能供不应求
- 2.1. 逻辑芯片为主要需求点，先进封装赋能高速计算
- 2.2. 算力供不应求，拉动先进封装需求增长
- 3. 国内外封装厂企业加速扩产
- 3.1. 技术及订单承接方面晶圆厂具有较强优势
- 3.2. 海外厂商积极扩产，扩产周期约 2-3年
- 3.3. 国内公司加速布局先进封装，关注长电、通富、甬矽等
- 4. 风险提示
- 请务必阅读正文之后的免责声明部分
- 行业深度报告
- 东吴证券研究所
- 3 / 28
- 图1： 台积电芯片制程发明年份
- 图2： MOSFET晶体管横截面图
- 图3： 量子隧穿效应示意图
- 图4： 各制程芯片设计成本预测
- 图5： ASML历年EUV光刻机单价
- 图6： 将Chiplet紧密连接以替代整块芯片的先进封装技术
- 图7： 封装技术发展历程
- 图8： RDL技术示意图
- 图9： 传统封装及晶圆级封装
- 图10： 扇入型及扇出型晶圆级封装
- 图11： InFO技术示意图
- 图12： TSV技术示意图
- 图13： 平面互连与垂直互连对比图
- 图14： 引线互连与 TSV对比图
- 图15： 台积电CoWoS结构示意图
- 图16： 各键合技术的触点密度
- 图17： 热压键合技术流程示意图
- 图18： 混合键合技术流程示意图
- 图19： Wafer-to-WaferHybridBonding技术示意图
- 图20： 各凸点技术信号传输流失程度与频率的关系
- 图21： 代表厂商混合键合技术应用及性能提升
- 图22： 封装失效分析的挑战
- 图23： 玻璃封装基板的优势
- 图24： EMIB技术示意图
- 图25： 采用台积电 LSI技术的AppleM1Ultra芯片
- 图26： AppleM1Ultra带宽与16核CPU性能对比图
- 图27： AppleM1Ultra带宽与16核CPU功耗对比图
- 图28： 冯·诺伊曼架构示意图
- 图29： HBM和GDDR5对比示意图
- 图30： HBM和GDDR5性能对比
- 图31： Transformer原始模型结构
- 图32： 参数量对语言模型 (LM)的性能有积极影响
- 图33： 部分大语言模型参数量
- 图34： 部分大语言模型数据集规模及来源
- 图35： 2023年数据集规模排名
- 图36： 训练各Transformer架构的模型所需算力增速远超摩尔定律
- 图37： 2023年国内AIGC算力产业全景图
- 图38： 中国智能算力发展情况及预测
- 图39： 2023年英伟达 H100主要客户购买量估测
- 图40： 先进封装市场份额
- 图41： 主流封装设备国产化率及预测
- 图42： 2019-2029先进封装触点间距预测
- 图43： 台积电3DFabric及前段后段封装技术
- 图44： 英特尔、三星、台积电先进封装技术布局
- 图45： IDM及Foundry厂商进入先进封装环节
- 表1： 海外先进封装厂商龙头扩产规划
- 表2： 国内先进封装厂商主要产品及产业布局
我要投稿
版权投诉报告网所有机构报告是由用户上传分享，未经用户书面授权，请勿作商用！
